Investigadores de la Escuela de Ingeniería Molecular Pritzker de UChicago (UChicago PME) han realizado un nuevo diseño para un procesador cuántico superconductor, con el objetivo de una posible arquitectura para los dispositivos duraderos a gran escala que exige la revolución cuántica.
A diferencia de los diseños típicos de chips cuánticos que colocan qubits de procesamiento de información en una cuadrícula 2-D, el equipo de Cleland Lab diseñó un procesador cuántico modular que presenta un enrutador reconfigurable como centro central. Esto permite que dos qubits cualesquiera se conecten y se enreden, mientras que en los sistemas más antiguos, los qubits solo podían comunicarse con su qubit físicamente más cercano.
“Una computadora cuántica no necesariamente competirá con una computadora clásica en términos de tamaño de memoria o tamaño de CPU”, dijo Andrew Cleland, profesor de PME de UChicago. “En cambio, aprovechan una escala fundamentalmente diferente: duplicar la potencia de cálculo de una computadora clásica requiere duplicar la CPU o duplicar la velocidad del reloj. Duplicar una computadora cuántica requiere sólo un qubit adicional”.
Inspirándose en las computadoras clásicas, el diseño agrupa qubits alrededor de un enrutador central, mientras las PC se comunican entre sí a través de un concentrador de red central. Los “interruptores” cuánticos pueden conectar y desconectar cualquier qubit en unos pocos nanosegundos, lo que permite la generación de puertas cuánticas de alta fidelidad y entrelazamiento cuántico, un recurso fundamental para la computación y la comunicación cuánticas.
“En principio, no hay límite para la cantidad de qubits que se pueden conectar a través de enrutadores”, dijo el candidato a doctorado de PME de UChicago, Xuntao Wu. “Si quieres más potencia de procesamiento, puedes conectar más qubits, siempre que quepan en un espacio determinado”.
Wu es el primer autor de un nuevo artículo publicado Exploración física x Describe esta nueva forma de conectar qubits superconductores. El nuevo chip cuántico de los investigadores es flexible, escalable y modular como los chips de los teléfonos móviles y portátiles.
“Imagínese que tiene una computadora clásica que tiene una placa base que integra muchos componentes como su CPU o GPU, memoria y otros componentes”, dijo Wu. “Parte de nuestro objetivo es transferir este concepto al ámbito cuántico”.
forma y sonido
Las computadoras cuánticas son dispositivos muy avanzados pero delicados que tienen el potencial de transformar campos como las telecomunicaciones, la atención médica, la energía limpia y la criptografía. Deben suceder dos cosas antes de que las computadoras cuánticas puedan abordar estos problemas globales en todo su potencial.
En primer lugar, deben escalar lo suficiente con una operatividad flexible.
“Esta ampliación puede resolver problemas computacionales que una computadora clásica simplemente no puede resolver, como factorizar números grandes y, por lo tanto, descifrar códigos de cifrado”, dijo Cleland.
En segundo lugar, deben ser tolerantes a fallos y capaces de realizar cálculos exhaustivos con pocos errores, superando idealmente la potencia de procesamiento de los ordenadores clásicos de última generación actuales. La plataforma qubit superconductora, que se está desarrollando aquí, es un enfoque prometedor para construir una computadora cuántica.
“Un chip de procesador superconductor típico tiene una forma cuadrada sobre la cual se construyen todos los bits cuánticos. Es un sistema de estado sólido en una estructura plana”, dijo el coautor Haoxiong Yan, quien se graduó en la PME de UChicago en la primavera y ahora trabaja en Aplicado Un ingeniero cuántico de materiales. “Si puedes imaginar una matriz 2-D, como una red cuadrada, esa es la topología de un procesador cuántico superconductor típico”.
Restricciones generales de diseño
Este diseño general plantea varias limitaciones.
En primer lugar, colocar los qubits en una cuadrícula significa que cada qubit sólo puede interactuar con otros cuatro qubits: sus vecinos más cercanos al norte, sur, este y oeste. Una conectividad de qubits más grande normalmente permite un procesador más potente en términos de flexibilidad y sobrecarga de componentes, pero el límite de cuatro vecinos generalmente se considera inherente a los diseños planos. Esto significa que para aplicaciones prácticas de computación cuántica, escalar el dispositivo usando fuerza bruta probablemente requeriría recursos poco realistas.
En segundo lugar, las conexiones con los vecinos más cercanos limitarán las clases de dinámica cuántica que se pueden implementar, así como el grado de paralelismo que el procesador puede implementar.
Finalmente, si todos los qubits se fabrican en el mismo sustrato plano, esto plantea un desafío importante para el rendimiento de fabricación, ya que incluso una pequeña cantidad de dispositivos fallidos significa que el procesador no funcionará.
“Para hacer computación cuántica práctica, necesitamos millones o incluso miles de millones de qubits, y debemos hacerlo todo perfectamente”, dijo Yan.
Revisión de chips
Para solucionar estos problemas, el equipo modificó el diseño del procesador cuántico. El procesador está diseñado para ser modular, de modo que se puedan preseleccionar diferentes componentes antes de montar el procesador en la placa base.
Los próximos pasos del equipo son trabajar en formas de escalar los procesadores cuánticos a más qubits, encontrar protocolos novedosos para expandir la potencia del procesador y, potencialmente, encontrar formas de vincular grupos de qubits conectados a enrutadores de la misma manera que vinculan sus procesadores componentes.
También buscan ampliar la distancia que los qubits pueden interceptar.
“En este momento, el rango de acoplamiento es de rango medio, del orden de milímetros”, dijo Wu. “Entonces, si estamos tratando de pensar en formas de conectar qubits remotos, tenemos que explorar nuevas formas de integrar otros tipos de tecnologías con nuestra configuración actual”.
Financiamiento: Los dispositivos y experimentos fueron apoyados por la Oficina de Investigación del Ejército y el Laboratorio de Ciencias Físicas (Subvención ARO No. W911NF2310077) y la Oficina de Investigación Científica de la Fuerza Aérea (Subvención AFOSR No. FA9550-20-1-0270).